本文共 1481 字，大约阅读时间需要 4 分钟。
在超大规模集成电路（VLSI）设计中，片上通信系统已成为一个至关重要的课题。这是因为技术集成化的趋势正在从互连转向逻辑，而互连往往决定了系统性能。因此，研究新的通信方法和架构以实现高性能跨芯片通信变得势在必行。在Field-Programmable Gate Array（FPGA）中，互连问题更加严峻，因为这些芯片可以在制造后编程，导致互连的扩展性问题加剧。由于互连的扩展，FPGA之间的通信会受到严重影响。此外，可编程的结构、交换机和特定的路由架构还会引入额外的延迟和带宽降低，进一步限制了芯片内的通信性能。以往的研究主要集中在优化FPGA中的逻辑元件和功能单元上，而对可编程互连的通信研究较少且不充分。
这篇论文是研究基于可编程结构的片上通信系统的早期工作之一，并提出了最大化互连吞吐量性能的方法。论文的主要贡献包括三个方面：（i）分析了可重构结构中由于路由拥塞导致的片上互连边缘效应对通信信道带宽的影响；（ii）提出了一个基于可重构互连结构的基本电气特性模拟波信令方案，这种新方案可以显著提高互连吞吐量，潜在地缓解互连扩展的挑战；（iii）在片上网络（NoC）系统中引入了一种新的动态规划（DP）网络，为路由规划和动态路由提供了运行时优化，有效地利用了硅内带宽。通过探索可重构系统设计的新领域，该论文提出了新的方法和概念来提高FPGA上的通信吞吐量性能，这在新技术过程中具有重要意义。
在超大规模集成电路（VLSI）设计中，片上通信系统的重要性日益凸显。这一趋势表明技术的缩小更倾向于逻辑而非互连。由于互连往往决定了系统性能，因此开发新型架构和方法以实现高性能跨芯片通信变得迫切必要。Field-Programmable Gate Array（FPGA）作为可编程芯片，其互连挑战尤为突出，因为互连的扩展性问题会导致通信性能严重下降。此外，可编程的结构、交换机和特定路由架构还会引入额外的延迟和带宽损失，进一步阻碍了芯片内的通信效能。过去的研究主要集中在FPGA的逻辑元件和功能单元的优化上，而对可编程互连的通信研究较少且不充分。
在可重构架构中，路由拥塞会导致片上互连边缘效应，这直接影响通信信道的带宽性能。这种效应的形成机制与互连的物理特性密切相关，需要通过深入的分析来理解其对系统性能的具体影响。研究表明，可重构互连结构的电气特性对信号传输具有显著的影响，这为开发新型通信方案提供了理论基础。
FPGA的波流水线通信在芯片内传输过程中面临着互连扩展带来的性能挑战。传统的信令方案在互连扩展的背景下表现出严重的带宽瓶颈，难以满足高性能通信的需求。因此，开发基于可重构互连结构的新型信令方案成为解决这一问题的关键。
本文提出了一种动态规划（DP）网络架构，用于片上网络（NoC）中的动态路由。该架构通过运行时优化路由规划和动态路由，有效地利用了硅内带宽。DP网络的独特之处在于其能够根据实际需求实时调整路由策略，从而在复杂的通信场景下保持高效性能。
本文的研究开创了可重构系统设计的新领域，提出了多项创新性方法和概念，显著提升了FPGA上的通信吞吐量性能。这些建议在新技术节点中具有重要的工程应用价值。未来的研究方向将进一步深化在可重构互连通信中的信号传输理论，并探索更多高效的通信架构设计。
更多精彩文章请关注公众号：
转载地址：http://qnop.baihongyu.com/